A.=
B.:=
C.<=
D.=>
您可能感兴趣的试卷
你可能感兴趣的试题
A.gdf
B.scf
C.sys
D.tdf
A.顺序
B.顺序和并行
C.并行
D.任何
A.顺序
B.顺序和并行
C.并行
D.任何
A.8
B.7
C.0
D.1
A.必须
B.不必
C.其类型要
D.其属性要
A.clock’event
B.clock’eventandclock=’1’
C.clock=’0’
D.clock’eventandclock=’0’
A.=:
B.=
C.<=
D.:=
A.条件句中的选择值或标识符所代表的值必须在表达式的取值范围内。
B.CASE语句中必须要有WHENOTHERS=>NULL语句。
C.CASE语句中的选择值只能出现一次,且不允许有相同的选择值的条件语句出现。
D.CASE语句执行必须选中,且只能选中所列条件语句中的一条
A.变量是一个局部量,它只能在进程和子程序中使用
B.变量的赋值不是立即发生的,它需要有一个δ延时
C.在进程的敏感信号表中,既可以使用信号,也可以使用变量
D.变量赋值的一般表达式为:目标变量名<=表达式
A.OR
B.VARIABLE
C.SIGNAL
D.OUT1
最新试题
当功率放大电路输出出现自激振荡时,可以采取什么方式减小自激振荡?
若阶梯波电路输出正阶梯,如何改进设计?
比较直接测频法、测周期法和等精度法等三种不同的测频方法。
Verilog HDL可以用于描述以下哪些元素?()
调节电路中哪些元器件的值可以改变阶梯波的输出电压范围?
将串口通信波特率分别改为4800、19200,程序如何修改?
恒流源式差分放大电路中的恒流源在电路中起什么作用?
VHDL中的选择(Case)语句用于根据输入信号的值执行不同的操作,类似于编程语言中的if语句。
在VHDL中,实体(Entity)用于描述什么?()
VHDL中的过程(Process)是用于描述数字电路的行为和逻辑的部分,类似于编程语言中的过程或函数。