判断题TLB是页表转换查找缓冲器。
您可能感兴趣的试卷
你可能感兴趣的试题
1.判断题素数模法是避免存储体冲突的一种方法。
2.判断题写操作流水化会减小cache的命中时间。
5.判断题硬件预取通常需要非阻塞cache的支持。
9.判断题写回法Cache中不必使用写缓冲。
最新试题
在有16个处理器的均匀洗牌网络中,若要使第0号处理器与第15号处理器相连,需要经过多少次均匀洗牌和交换置换。
题型:问答题
若采用LRU替换算法,计算Cache的块命中率。
题型:问答题
指出主存与Cache之间各个块的映象关系。
题型:问答题
设16个处理器编号分别为0,1,…,15,要用单级互连网络,当互连函数分别为:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)时,第13号处理器分别与哪一个处理器相连?
题型:问答题
要求操作码的平均长度最短,请设计操作码的编码,并计算操作码编码的平均长度。
题型:问答题
写出主存地址和Cache地址的格式,并标出各字段的长度。
题型:问答题
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
题型:问答题
画出其中一组的逻辑图。
题型:问答题
一台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不小于1038,且正负对称。尾数用原码、纯小数表示,阶码用移码、整数表示。设计这种浮点数的格式。
题型:问答题
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
题型:问答题