判断题写回法Cache中不必使用写缓冲。
您可能感兴趣的试卷
你可能感兴趣的试题
2.判断题预取必须和正常指令的执行并行才有意义。
3.判断题预取必须和正常访存操作并行才有意义。
7.判断题具有越低平均访存时间的存储系统性能越高。
8.判断题具有越低失效率的存储系统性能越高。
9.判断题具有越低平均访存时间的系统性能越高。
10.判断题具有越低失效率的计算机系统性能越高。
最新试题
写出N=8的蝶式置换的互连函数,如采用Omega网络,则需几次通过才能完成此变换?画出Omega网络实现此变换的控制状态图。
题型:问答题
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。
题型:问答题
共需要多少个触发器和多少个与门?
题型:问答题
画出其中一组的逻辑图。
题型:问答题
指出主存与Cache之间各个块的映象关系。
题型:问答题
浮点数系统使用的阶码基值re=2,阶值位数q=2,尾数基值rm=10,尾数位数p′=1,即按照使用的二进制位数来说,等价于p=4。计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。
题型:问答题
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
题型:问答题
按最优调度策略连续输入8个任务时,流水线的实际吞吐率是多少?
题型:问答题
若Cache的4个块号为C0、C1、C2和C3,列出程序执行过程中的Cache块地址流。
题型:问答题
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。
题型:问答题