A.传统机器语言级与操作系统机器级之间
B.传统机器语言级与微程序机器级之间
C.微程序机器级与汇编语言机器级之间
D.操作系统机器级与汇编语言机器级之间
您可能感兴趣的试卷
你可能感兴趣的试题
A.提高解题速度
B.减少所需要的存储容量
C.提高系统的灵活性
D.提高系统的性能价格比
A.提高解题速度
B.提高硬件利用率
C.提高硬件成本
D.减少所需要的存储容量
A.“执行”指令
B.“访管”指令
C.“启动I/O”指令
D.“测试与置定”指令
A.专用部件设置
B.功能部件的集成度
C.控制机构的组成
D.缓冲技术
A.计算机软件所要完成的功能
B.计算机硬件的全部组成
C.编程要用到的硬件组织
D.计算机各部件的硬件实现
A.主存采用MOS还是TTL
B.主存采用多体交叉还是单体
C.主存容量和编址方式
D.主存频宽的确定
A.I/O方式中的DMA访问方式
B.浮点数据表示
C.访问方式保护
D程序性中断
A.字符行运算指令
B.是否使用通道行I/O处理机
C.虚拟存储器
D.VLSI技术
A.主存速度
B.机器工作状态
C.信息保护
D.数据表示
A.编译程序解释
B.汇编程序解释
C.编译程序翻译
D.汇编程序翻译
最新试题
写出主存地址和Cache地址的格式,并标出各字段的长度。
设16个处理器编号分别为0,1,…,15,要用单级互连网络,当互连函数分别为:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)时,第13号处理器分别与哪一个处理器相连?
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
画出流水线任务调度的状态有向图。
若采用FIFO替换算法,计算Cache的块命中率。
假设在3000次访存中,第一级Cache不命中110次,第二级Cache不命中55次。试问:在这种情况下,该Cache系统的局部不命中率和全局不命中率各是多少?
为了使存储系统的访问效率达到0.94,命中率和等效访问周期应该提高到多少?
若在程序执行过程中,每从主存装入一块到Cache,平均要对这个块访问16次,计算在这种情况下的Cache命中率。
在编号分别为0,1,2,……,9的16个处理器之间,要求按下列配对通信:(B、1),(8、2),(7、D),(6、C),(E、4),(A、0),(9、3),(5、F)。试选择所用互连网络类型、控制方式,并画出该互连网络的拓扑结构和各级的交换开关状态图。