A.提高解题速度
B.减少所需要的存储容量
C.提高系统的灵活性
D.提高系统的性能价格比
您可能感兴趣的试卷
你可能感兴趣的试题
A.提高解题速度
B.提高硬件利用率
C.提高硬件成本
D.减少所需要的存储容量
A.“执行”指令
B.“访管”指令
C.“启动I/O”指令
D.“测试与置定”指令
A.专用部件设置
B.功能部件的集成度
C.控制机构的组成
D.缓冲技术
A.计算机软件所要完成的功能
B.计算机硬件的全部组成
C.编程要用到的硬件组织
D.计算机各部件的硬件实现
A.主存采用MOS还是TTL
B.主存采用多体交叉还是单体
C.主存容量和编址方式
D.主存频宽的确定
A.I/O方式中的DMA访问方式
B.浮点数据表示
C.访问方式保护
D程序性中断
A.字符行运算指令
B.是否使用通道行I/O处理机
C.虚拟存储器
D.VLSI技术
A.主存速度
B.机器工作状态
C.信息保护
D.数据表示
A.编译程序解释
B.汇编程序解释
C.编译程序翻译
D.汇编程序翻译
A.汇编语言机器级,操作系统机器级,高级语言机器级
B.微程序机器级,传统机器语言机器级,汇编语言机器级
C.传统机器语言机器级,高级语言机器级,汇编语言机器级
D.汇编语言机器级、应用语言机器级、高级语言机器级
最新试题
若Cache的4个块号为C0、C1、C2和C3,列出程序执行过程中的Cache块地址流。
至少要分配给该程序多少个主存页面才能获得最高的命中率?
指出主存与Cache之间各个块的映象关系。
为了使存储系统的访问效率达到0.94,命中率和等效访问周期应该提高到多少?
如果把一条指令的执行过程分解为“取指令”、“分析”(包括译码和取操作数等)和“执行”(包括运算和写回结果等)三个阶段,并采用三级流水线。仍然要采用指令取消技术,请修改上面的程序。
共需要多少个触发器和多少个与门?
在有16个处理器的均匀洗牌网络中,若要使第0号处理器与第15号处理器相连,需要经过多少次均匀洗牌和交换置换。
为了使存储系统的访问效率从0.5提高到0.94,块的大小至少增加到几个字?
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。
有一个16KB4路组相联Cache的32位微处理器,假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。