A.程序控制I/O方式
B.DMA方式
C.外围处理机方式
D.通道方式
您可能感兴趣的试卷
你可能感兴趣的试题
A.一致性
B.局部性
C.包含性
D.平均性
A.一致性比较好
B.可靠性较高
C.操作过程简单
D.Cache的更新速度较高。
A.Cache的更新速度较高。
B.一致性比较好,可靠性较高,操作过程简单。
C.Cache与主存之间的通信量大大降低。
D.Cache的命中率较高。
A.Cache容量越大,命中率增加的越大。
B.Cache容量很小时,命中率随容量的增加不太明显。
C.当Cache容量由很小开始增加时命中率增加的比较明显,当容量达到一定程度,容量增加命中率改善的并不大。
D.Cache容量越大,命中率增加的越小。
A.加界保护方式
B.键保护方式
C.目录保护方式
D.环保护方式
A.支持先进先出类解题算法的求解
B.能更好地支持向量的运算
C.支持由逆波兰表达式将高级语言多元赋值语句直接编译声称堆栈指令程序
D.能优化存储器的空间利用率
A.段相联
B.组相联
C.直接相联
D.全相联
A.增大主存容量(Cache大小不变)
B.增加Cache的块数(块的大小不变)
C.减小组的大小(块的大小不变)
D.减小块的大小(组的大小不变)
A.增加Cache中的块数
B.增大组的大小
C.增大主存容量
D.增大块的大小
A.目录表法
B.比较对法
C.页表法
D.堆栈法
最新试题
共需要多少个触发器和多少个与门?
如果N=100,采用指令取消技术后,在程序执行过程中,能够节省多少个指令周期?
如果在程序执行过程中访问一个页面,平均要对该页面内的存储单元访问1024次,求访问存储单元的命中率。
至少要分配给该程序多少个主存页面才能获得最高的命中率?
指出主存与Cache之间各个块的映象关系。
求出流水线的最优调度策略及最小平均延迟时间和流水线的最大吞吐率。
在编号分别为0,1,2,……,9的16个处理器之间,要求按下列配对通信:(B、1),(8、2),(7、D),(6、C),(E、4),(A、0),(9、3),(5、F)。试选择所用互连网络类型、控制方式,并画出该互连网络的拓扑结构和各级的交换开关状态图。
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
画出其中一组的逻辑图。
写出主存地址和Cache地址的格式,并标出各字段的长度。