A.机器校验中断
B.外中断
C.I/O中断
D.重新启动中断
您可能感兴趣的试卷
你可能感兴趣的试题
A.机器校验中断
B.访管中断
C.外中断
D.程序性中断
A.机器校验中断
B.I/O中断
C.程序性中断
D.外中断
A.访管中断
B.外中断
C.机器校验中断
D.程序性中断
A.程序控制I/O方式
B.DMA方式
C.外围处理机方式
D.通道方式
A.一致性
B.局部性
C.包含性
D.平均性
A.一致性比较好
B.可靠性较高
C.操作过程简单
D.Cache的更新速度较高。
A.Cache的更新速度较高。
B.一致性比较好,可靠性较高,操作过程简单。
C.Cache与主存之间的通信量大大降低。
D.Cache的命中率较高。
A.Cache容量越大,命中率增加的越大。
B.Cache容量很小时,命中率随容量的增加不太明显。
C.当Cache容量由很小开始增加时命中率增加的比较明显,当容量达到一定程度,容量增加命中率改善的并不大。
D.Cache容量越大,命中率增加的越小。
A.加界保护方式
B.键保护方式
C.目录保护方式
D.环保护方式
A.支持先进先出类解题算法的求解
B.能更好地支持向量的运算
C.支持由逆波兰表达式将高级语言多元赋值语句直接编译声称堆栈指令程序
D.能优化存储器的空间利用率
最新试题
写出流水线的初始冲突向量。
如果N=100,采用指令取消技术后,在程序执行过程中,能够节省多少个指令周期?
指出主存与Cache之间各个块的映象关系。
一台机器要求浮点数的字长的精度不低于10-7.2,表数的范围正数不小于1038,且正负对称。尾数用原码、纯小数表示,阶码用移码、整数表示。设计这种浮点数的格式。
设16个处理器编号分别为0,1,…,15,要用单级互连网络,当互连函数分别为:(1)Cube3(Cube1)(5)Butterfly(Butterfly)(8)σ-1(9)β(1)(13)ρ(2)时,第13号处理器分别与哪一个处理器相连?
如果在程序执行过程中访问一个页面,平均要对该页面内的存储单元访问1024次,求访问存储单元的命中率。
若Cache的4个块号为C0、C1、C2和C3,列出程序执行过程中的Cache块地址流。
写出主存地址和Cache地址的格式,并标出各字段的长度。
假设在3000次访存中,第一级Cache不命中110次,第二级Cache不命中55次。试问:在这种情况下,该Cache系统的局部不命中率和全局不命中率各是多少?
如果一条指令的执行过程分解为“取指令”和“分析”两个阶段,并采用两级流水线。为了采用指令取消技术,请修改上面的程序。