若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。

考虑题目全部要求，设计优化实用的操作码形式，并计算其操作码的平均码长。

有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

如果在程序执行过程中访问一个页面，平均要对该页面内的存储单元访问1024次，求访问存储单元的命中率。

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

在编号分别为0，1，2，……，9的16个处理器之间，要求按下列配对通信：（B、1），（8、2），（7、D），（6、C），（E、4），（A、0），（9、3），（5、F）。试选择所用互连网络类型、控制方式，并画出该互连网络的拓扑结构和各级的交换开关状态图。

若采用LRU替换算法，计算Cache的块命中率。

仅根据使用频度，不考虑其它要求，设计出全Huffman操作码，计算其平均码长。

画出流水线任务调度的状态有向图。