A.源向量Vi相同,功能部件不冲突,有指令相关
B.源向量Vi不同,功能部件相同,无指令相关
C.源向量Vi、功能部件都不相同,指令有先写后读Vi相关
D.源向量Vi、功能部件都不相同,指令间有先读后写相关
您可能感兴趣的试卷
你可能感兴趣的试题
A.不精确断点法
B.精确断点法
C.指令复执法
D.对流水线重新调度
A.多条单功能流水线
B.一条单功能流水线
C.多条多功能流水线
D.一条多功能流水线
A.猜测法
B.提前形成条件码
C.加快短循环程序的执行
D.设置相关专用通路
A.先写后读相关
B.先读后写相关
C.指令相关
D.由转移指令引起的相关
A.各个子过程的时间
B.最快子过程的时间
C.最慢子过程的时间
D.最后子过程的时间
A.向量流水机
B.多处理机
C.并行处理机
D.标量流水机
A.一次运算中使用流水线中的多个功能段
B.一次运算中、要多次使用流水线中的某些功能段
C.流水线中某些功能段在各次运算中的作用不同
D.流水线的各个功能段在各种运算中有不同的组合
A.只有一种功能的流水线
B.功能不能改变的流水线
C.同时只能完成一种功能的多功能流水线
D.可同时执行多种功能的流水线
A.可对标量数据进行流水处理
B.没有向量数据表示
C.不能对向量数据进行运算
D.可以对向量、数组进行运算
A.向量流水机
B.标量流水机
C.阵列流水机
D.并行流水机
最新试题
设计8位字长的寄存器—寄存器型指令3条,16位字长的寄存器一存储器型变址寻址方式指令4条,变址范围不小于正、负127。请设计指令格式,并给出指令各字段的长度和操作码的编码。
指出主存与Cache之间各个块的映象关系。
考虑题目全部要求,设计优化实用的操作码形式,并计算其操作码的平均码长。
若在程序执行过程中,每从主存装入一块到Cache,平均要对这个块访问16次,计算在这种情况下的Cache命中率。
画出流水线任务调度的状态有向图。
若采用LRU替换算法,计算Cache的块命中率。
写出流水线的初始冲突向量。
若对数字0~9和空格采用二进制编码,试设计编码平均长度最短的编码。
当存储系统的访问效率为0.5时,计算命中率和等效访问周期。
浮点数系统使用的阶码基值re=2,阶值位数q=2,尾数基值rm=10,尾数位数p′=1,即按照使用的二进制位数来说,等价于p=4。计算在非负阶、正尾数、规格化情况下的最小尾数值、最大尾数值、最大阶值、可表示的最小值和最大值及可表示数的个数。