有一个16KB4路组相联Cache的32位微处理器，假定该Cache的块为4个32位的字。主存地址为ABCDE8F8的单元在Cache中的什么位置。

如果N=100，采用指令取消技术后，在程序执行过程中，能够节省多少个指令周期？

一台机器要求浮点数的字长的精度不低于10-7.2，表数的范围正数不小于1038，且正负对称。尾数用原码、纯小数表示，阶码用移码、整数表示。设计这种浮点数的格式。

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？

为了使存储系统的访问效率从0.5提高到0.94，块的大小至少增加到几个字？

画出其中一组的逻辑图。

指出访存操作数地址寻址的最大相对位移量为多少个字节？

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

当存储系统的访问效率为0.5时，计算命中率和等效访问周期。

设计8位字长的寄存器—寄存器型指令3条，16位字长的寄存器一存储器型变址寻址方式指令4条，变址范围不小于正、负127。请设计指令格式，并给出指令各字段的长度和操作码的编码。