问答题

如图所示的分压式偏置共发射放极大电路中,已知电源电压VCC=12V,RC=2K,RE=1K,RL=8K,Rb1=30K,Rb2=10K,晶体管为硅管,β=40。
试求:
(1)估算静态工作点值;
(2)画出微变等效电路;
(3)计算电压放大倍数;
(4)计算输入电阻Ri及输出电阻Ro


您可能感兴趣的试卷

你可能感兴趣的试题

最新试题

CD放大器具有较()的输入电阻和较()的输出电阻。‌‍‌‍‌

题型:单项选择题

‎verilog语法中,间隔符号主要包括()。

题型:多项选择题

‍数字频率计设计中的测频计数模块共有多少个状态?()

题型:单项选择题

‏verilogHDL中已经预先定义了的门级原型的符号有()。

题型:多项选择题

一块通用面包板,公共条是三•四•三分段连通型,那么这块板上最多有()个插孔在内部是连通在一起的。

题型:单项选择题

‌5.1K±5%欧姆的五环电阻的色环序列为()。

题型:单项选择题

CD放大器因为源极输出信号几乎与栅极输入信号变化一致,因此被称为“源极跟随器”。

题型:判断题

现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。

题型:单项选择题

‍已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()

题型:单项选择题

‌10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块?()

题型:多项选择题