一块通用面包板，公共条是三•四•三分段连通型，那么这块板上最多有（）个插孔在...

8.单项选择题现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：

下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。

A.addbit U0（r1[0]，r2[0]，ci，result[0]，cl）
B.addbit （r1[0]，r2[0]，ci，result[0]，c1）
C.addbit U0（ci，r1[0]，r2[0]，cl，result[0]）
D.addbit （r1，r2，ci，result，c1）

点击查看答案

9.单项选择题‏在使用verilog描述一个二选一的数据选择器时，使用一条语句来进行描述assign out1=（sel &b）∣（~sel &a），这条语句对应的是（）。

A.过程描述方式
B.行为描述方式
C.数据流描述方式
D.寻迹描述方式

点击查看答案

10.单项选择题‍verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。

A./*...*/
B.{...}
C.begin...end
D.module...endmodule

点击查看答案