已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。

要使CMOS门输入高电平，不能使用的方法为（）。

逻辑函之间满足（）关系。

对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。

‎如图电路，描述正确的是（）。

约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。

‎BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

​数字设计的层次主要有（）。

输出端不能直接线与的门电路有（）。