A.全加器
B.存储电路
C.译码器
D.选择器
您可能感兴趣的试卷
你可能感兴趣的试题
A.
B.
C.
D.
A.前者有 2 个稳态,后者只有 1 个稳态
B.前者没有稳态,后者有 2 个稳态
C.前者没有稳态,后者只有 1 个稳态
D.两者均只有 1 个稳态,但后者的稳态需要一定的外界信号维持
A.
B.
C.
D.
A.OC门
B.PMOS
C.NMOS
D.CMOS
A.2n-n
B.2n-2n
C.2n
D.2n-1
下列各触发器中,图()触发器的输入、输出信号波形图如下图所示。
A.
B.
C.
D.
下图所示逻辑图输出为“1”时,输入变量()ABCD 取值组合为
A.0000
B.0101
C.1110
D.1111
A.(01000011)2
B.(01010011)2
C.(10000011)2
D.(000100110001)2
最新试题
构成数字电路最基本的器件主要有()。
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
输出端不能直接线与的门电路有()。
下图逻辑单元实现的功能为()。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
电路结构如图所示,该电路是()。
两个二进制数的补码相加,有溢出的是()。
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。