问答题试用两片集成中规模异步十进制计数器CT7490和必要的门电路设计一个模24进制计数器。
您可能感兴趣的试卷
最新试题
现场可编程门阵列FPGA的设计流程中,下列属于规划设计阶段的工作有()。
题型:多项选择题
如下图所示的原始状态表,其中的等效对有()。
题型:多项选择题
已知脉冲异步时序逻辑电路如下图所示,其功能是()。
题型:单项选择题
一个n位的D/A换器的分辨率为()。
题型:单项选择题
用3线-8线译码器74138(逻辑符号如下图所示)和与非门实现函数的功能时,74138的输出端()连接与非门。
题型:单项选择题
已知原始状态图如下图所示,状态化简后电路需要的触发器应为()个。
题型:单项选择题
通常,使用参数()来衡量D/A转换器的转换速度。
题型:单项选择题
用PROM设计一个2位二进制平方器,实现该平方器需要的容量至少为()。
题型:单项选择题
设计一个判断输入8421码表示的十进制数是否大于5的组合逻辑电路,至少需要()个逻辑门。
题型:单项选择题
用5G555构成的施密特触发器具有()个稳态。
题型:单项选择题