问答题用VHDL设计一个代码转换逻辑电路。把4位二进制代码转换成7段字符显示代码。能显示数字0~9和字母A,b,C,d,E,F。
您可能感兴趣的试卷
最新试题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
输出端不能直接线与的门电路有()。
题型:单项选择题
构成数字电路最基本的器件主要有()。
题型:多项选择题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
题型:单项选择题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
题型:单项选择题
数字设计的层次主要有()。
题型:多项选择题
如图电路实现的逻辑函数是()。
题型:多项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
题型:单项选择题