A.译码器
B.编码器
C.全加器
D.寄存器
您可能感兴趣的试卷
你可能感兴趣的试题
A.全局布线区
B.通用逻辑块
C.输出布线区
D.I/O单元
A.触发器
B.计数器
C.EPROM
D.加法器
A.固定;可编程
B.可编程;可编程
C.固定;固定
D.可编程;固定
A.n
B.2n
C.2n-1
D.2n-2n
A.3
B.4
C.5
D.10
电路如下图所示,经CP脉冲作用后,欲使Qn+1=Q,则A,B输入应为()。
A.A=0,B=0
B.A=1,B=1
C.A=0,B=1
D.A=1,B=0
A.触发器
B.门电路
C.计数器
D.寄存器
A.PROM
B.PAL
C.PLA
D.GAL
A.R-S型
B.J-K型
C.主从型
D.同步型
A.8421BCD码
B.5211BCD码
C.2421BCD码
D.余3循环码
最新试题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
逻辑函之间满足()关系。
数字设计的层次主要有()。
电路结构如图所示,该电路是()。
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
如图电路实现的逻辑函数是()。
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。