填空题时序逻辑电路按其状态改变是否受统一时种信号控制,可将其分为()和()两种类型。
您可能感兴趣的试卷
最新试题
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
题型:单项选择题
BCD码译码器如果不允许输入大于9的数值的时候,当输入10时,输出为()。
题型:单项选择题
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
题型:多项选择题
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
题型:单项选择题
关于集成块的输出单元,下列说法中正确的是()。
题型:多项选择题
当共阴极7段数码管显示2的时候,输出应该为()。
题型:单项选择题
使用74HC138实现逻辑函数正确的是()。
题型:单项选择题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
数字设计的层次主要有()。
题型:多项选择题