A.输出单元一定是大驱动反相器
B.中小规模集成块的时间延迟主要取决于输出单元设计
C.输出单元成本和延迟远大于内部所有单元之和
D.输出单元的驱动能力通常为内部驱动能力的上千倍以上
您可能感兴趣的试卷
你可能感兴趣的试题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
A.800
B.60
C.15
D.240
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.1000
B.10
C.100
D.30
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
A.4000
B.2000
C.400
D.1000
下图逻辑单元实现的功能为()。
A.y=(a+b.c)’
B.y=a+b.c
C.y=a.b+c
D.y=(a.b+c)’
电路结构如图所示,该电路是()。
A.INV
B.BUFFER
C.NAND2
D.OR2
A.10110.0101111
B.10010.01011
C.10110.11010
D.10010.010110
A.000101111000.0101
B.010001111000.0101
C.010010101011.1000
D.010010101110.1001
A.进位输入:C in
B.进位输出C out
C.本位差:D
D.本位和:S
A.IC制造过程级
B.晶体管级
C.门电路结构级
D.逻辑设计级
A.加法器
B.门电路
C.触发器
D.计数器
最新试题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
十进制数178.5对应的余3码是()。
十进制数22.37对应的二进制数是()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
关于集成块的输出单元,下列说法中正确的是()。
如图所示电路论述正确的是()。
若n个变量的同或运算和异或运算结果相同,则n为奇数()
输出端不能直接线与的门电路有()。
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。