问答题
如下图所示电路中,设电路中VCC=12V,各个电容的容量足够大,Rb1=Rc=RL=5 kΩ,Rb2=25 kΩ,Re=1 kΩ,Rf=300Ω,晶体管的β=100,UBE=0.7V,rbb’=100Ω。
(1)估算电路静态工作点;
(2)画出简化的h参数等效电路;
(3)计算电压放大倍数Au、输入电阻Ri和输出电阻Ro。
您可能感兴趣的试卷
最新试题
电路如图所示,如果电容C2开路,则MOSFET的漏极直流电压将会(),漏极交流电压将会(),增益将会()。
题型:单项选择题
CG放大器具有较()的输入电阻和较()的输出电阻。
题型:单项选择题
5.1K±5%欧姆的五环电阻的色环序列为()。
题型:单项选择题
verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。
题型:单项选择题
当VGS=0时,能够导通的MOS管为()
题型:多项选择题
CD放大器的性能特征有()。
题型:多项选择题
MOSFET源极漏极间的长度L越大,沟道长度调制效应越明显。
题型:判断题
CD放大器具有较()的输入电阻和较()的输出电阻。
题型:单项选择题
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
题型:单项选择题
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
题型:单项选择题