问答题
请用线译码器译码器和少量门器件实现逻辑函数。
您可能感兴趣的试卷
最新试题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
题型:单项选择题
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
题型:多项选择题
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
题型:判断题
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
题型:单项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
为实现将D触发器转换为T触发器,下图所示电路的虚框内应是()。
题型:单项选择题
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
如图所示,则F=()。
题型:多项选择题