用四选一数据选择器实现函数Y=AB+
，应使（）
A.D0=D2=0，D1=D3=1
B.D0=D2=1，D1=D3=0
C.D0=D0=0，D2=D3=1
D.D0=D0=1，D2=D3=0
您可能感兴趣的试卷
你可能感兴趣的试题
A.n
B.2*n
C.2n
D.2n+1
A.4
B.8
C.16
D.32
JK触发器在CP脉冲作用下，欲使Qn+1=
，则输入信号应为（）
A.0=J=K
B.J=Q，K=
C.J=
，K=Q
D.J=Q，K=0
A.16
B.8
C.4
D.2
A.32和8
B.16和8
C.15和8
D.14和8
A.16个
B.2个
C.4个
D.8个
A.3
B.4
C.5
D.6
A.7CDH
B.8CEH
C.9ABH
D.747H
A.编码器
B.译码器
C.数据选择器
D.计数器
A.RAM
B.EEPROM
C.DRAM
D.SRAM
最新试题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
使用74HC138实现逻辑函数正确的是（）。
二进制加法运算包含的输入、输出变量有（）。
数字设计的层次主要有（）。
电路结构如图所示，该电路是（）。
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。
要使JK触发器在时钟脉冲作用下，实现输出，则输入信号应为（）。
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。