单项选择题32K×8位SRAM芯片，地址线和数据线分别为（）条。
A.32和8
B.16和8
C.15和8
D.14和8
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题十六路数据选择器的地址输入端有（）个。
A.16个
B.2个
C.4个
D.8个
2.单项选择题实现一个十进制的可逆计数器，至少需要（）个触发器。
A.3
B.4
C.5
D.6
3.单项选择题十进制数1997的十六进制数是（）
A.7CDH
B.8CEH
C.9ABH
D.747H
4.单项选择题下列电路中，不属于组合逻辑电路的是（）
A.编码器
B.译码器
C.数据选择器
D.计数器
5.单项选择题下面器件中，（）是非易失性存储器。
A.RAM
B.EEPROM
C.DRAM
D.SRAM
6.单项选择题能实现从多个输入端中选出一路作为输出的电路称为（）
A.触发器
B.计数器
C.数据选择器
D.译码器
7.单项选择题一个四位二进制减法计数器的起始值为1001，经过100个时钟脉冲后的值是（）
A.1100
B.0100
C.1101
D.0101
8.单项选择题下面器件中，（）是易失性存储器。
A.FLASH
B.EPROM
C.DRAM
D.PROM
9.单项选择题变量ABCDE取值为10011时，某最小项的值为1，则此最小项是（）
A.ABCDE
B.
C.
D.
10.单项选择题逻辑函数的表示方法中具有唯一性的是（）
A.真值表
B.逻辑表达式
C.逻辑图
D.VHDL语言
最新试题
逻辑函之间满足（）关系。
题型：多项选择题
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
题型：单项选择题
如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。
题型：单项选择题
如图电路，描述正确的是（）。
题型：单项选择题
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
题型：单项选择题
对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。
题型：多项选择题
与模拟电路相比，数字系统的优越性主要体现在（）。
题型：多项选择题
关于集成块的输出单元，下列说法中正确的是（）。
题型：多项选择题
要使CMOS门输入高电平，不能使用的方法为（）。
题型：单项选择题
如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID有效表示的是（）。
题型：单项选择题