‌如图所示电路论述正确的是（）。

‎如图电路，描述正确的是（）。

逻辑函之间满足（）关系。

‏十进制数178.5对应的余3码是（）。

要使TTL与非门变成反相器，多余的输入端不能采用的方法为（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。

‏下图逻辑单元实现的功能为（）。

电路结构如图所示，该电路是（）。

要使JK触发器在时钟脉冲作用下，实现输出，则输入信号应为（）。