相关科目

展开更多收起

以下试题来自:VHDL语言题库

问答题简答题表达式C<=A+B中,A、B、C的数据类型都是STD_LOGIC_VECTOR,是否能直接进行加法运算?说明原因和解决方法。
参考答案 不能直接进行加法运算。因为+号只能对整数类型进行直接相加,如果要对STD_LOGIC_VECTOR数据类型进行+法操作,需要调用运算符重载...
为您推荐的考试题库 大学试题题库计算机科学题库

您可能感兴趣的试卷

你可能感兴趣的试题

参考答案Out, in, inout, buffer
out (输出):只能被赋值,用于不能反馈的输出;
in (输入):只能读,用于时钟输入、控制输入单...
参考答案实体,结构体,库,程序包,配置
实体:用于描述所设计系统的外部接口特性;即该设计实体对外的输入、输出端口数量和端口特...
参考答案它可以与其它进程并发执行,并可存取结构体或实体中所定义的信号;
进程结构中的所有语句都是按顺序执行的;
为了启动...
参考答案

信号延时赋值,变量立即赋值
信号的代入使用<=,变量的代入使用:=;
信号在实际的硬件当中有对应的连线,变量没有

每日一练

章节练习