编写一个数值比较器VHDL程序的进程（不必写整个结构框架），要求使能信号g低电平时比较器开始工作，输入信号p=q，输出equ为‘0’，否则为‘1’。

用IF语句编写一个二选一电路，要求输入a、b, sel为选择端，输出q。

请简述自上至下硬件电路设计方法的基本过程。

CONSTANT T2：std_logic <= ’0’;

8digital标识符合法吗？

VHDL语言构造体的描述方式有哪几种？试述各自的特点。

根据已给出的全加器的VHDL程序，试写出一个4位逐位进位全加器的VHDL程序。

编写一个4位加法计数器VHDL程序的进程（不必写整个结构框架），要求复位信号reset低电平时计数器清零，变高后，在上升沿开始工作；输入时钟信号为clk，输出为q。

VHDL程序的基本结构至少应包括实体、（）两部分和对库的引用声明。

根据已给出的二-十（BCD）进制优先权编码器功能表，试写出其VHDL程序。