（）状态机输出只依赖于器件的当前状态，与输入信号无关。

编写一个数值比较器VHDL程序的进程（不必写整个结构框架），要求使能信号g低电平时比较器开始工作，输入信号p=q，输出equ为‘0’，否则为‘1’。

根据已给出的二-十（BCD）进制优先权编码器功能表，试写出其VHDL程序。

用IF语句编写一个二选一电路，要求输入a、b, sel为选择端，输出q。

图中给出了4位逐位进位全加器，请完成其VHDL程序。

试举出两种可编程逻辑器件（）、FPGA。

编写一个4位加法计数器VHDL程序的进程（不必写整个结构框架），要求复位信号reset低电平时计数器清零，变高后，在上升沿开始工作；输入时钟信号为clk，输出为q。

完成下图所示的触发器。

IF语句根据指定的条件来确定语句执行顺序，共有3种类型：（）。

简述moore状态机和mealy状态机的区别。