​数字设计的层次主要有（）。

关于集成块的输出单元，下列说法中正确的是（）。

如图所示，则F=（）。

输出端不能直接线与的门电路有（）。

TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。

‍若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。

‎如图电路，描述正确的是（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

‎两个二进制数的补码相加，有溢出的是（）。

对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。