单项选择题欲将容量为128*1的RAM扩展为1024*8，则需要控制各片选端的辅助译码器的输出端数为（）
A.1
B.2
C.3
D.8
您可能感兴趣的试卷
你可能感兴趣的试题
1.单项选择题采用对称双地址结构寻址的1024*1的存储矩阵有（）
A.10行10列
B.5行5列
C.32行32列
D.1024行1024列
2.单项选择题某存储器具有8根地址线和8根双向数据线，则该存储器的容量为（）
A.8*3
B.8K*8
C.256*8
D.256*256
3.单项选择题若RAM的地址码有8位，行、列地址译码器的输入端都为4个，则它们的输出线（即字线+位线）共有（）条。
A.8
B.16
C.32
D.256
4.单项选择题寻址容量为16K*8的RAM需要（）根地址线。
A.4
B.8
C.14
D.16
5.单项选择题要构成容量为4K*8的RAM，需要（）片容量为256*4的RAM。
A.2
B.4
C.8
D.32
6.多项选择题用若干RAM实现位扩展时，其方法是将（）相应地并联在一起。
A.地址线
B.数据线
C.片选信号线
D.读/写线
7.多项选择题一个容量为1K*8的存储器有（）个存储单元。
A.8
B.8K
C.8000
D.8192
8.多项选择题
若用JK触发器来实现特性方程为
，则JK端的方程为（）
A.A
B.B
C.C
D.D
9.单项选择题若要设计一个脉冲序列为1101001110的序列脉冲发生器，应选用（）个触发器。
A.2
B.3
C.4
D.10
10.单项选择题某移位寄存器的时钟脉冲频率为100KHZ，欲将存放在该寄存器中的数左移8位，完成该操作需要（）时间。
A.10μS
B.80μS
C.100μS
D.800ms
最新试题
数字设计的层次主要有（）。
题型：多项选择题
如图所示，则F=（）。
题型：多项选择题
利用开关代数的公理或定理，判断与（x+y’）’等价的逻辑关系为（）。
题型：单项选择题
电路结构如图所示，该电路是（）。
题型：单项选择题
如图电路实现的逻辑函数是（）。
题型：多项选择题
TTL门电路具有负载能力强、抗干扰能力强和转换速度高等特点。
题型：判断题
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
题型：单项选择题
如图所示电路论述正确的是（）。
题型：多项选择题
BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。
题型：单项选择题
十进制数22.37对应的二进制数是（）。
题型：单项选择题