若Cache的4个块号为C0、C1、C2和C3，列出程序执行过程中的Cache块地址流。

考虑题目全部要求，设计优化实用的操作码形式，并计算其操作码的平均码长。

如果一条指令的执行过程分解为“取指令”和“分析”两个阶段，并采用两级流水线。为了采用指令取消技术，请修改上面的程序。

画出其中一组的逻辑图。

如果把一条指令的执行过程分解为“取指令”、“分析”（包括译码和取操作数等）和“执行”（包括运算和写回结果等）三个阶段，并采用三级流水线。仍然要采用指令取消技术，请修改上面的程序。

若在程序执行过程中，每从主存装入一块到Cache，平均要对这个块访问16次，计算在这种情况下的Cache命中率。

写出主存地址和Cache地址的格式，并标出各字段的长度。

画出流水线任务调度的状态有向图。

为了使存储系统的访问效率达到0.94，命中率和等效访问周期应该提高到多少？

共需要多少个触发器和多少个与门？