测得某逻辑门输入A、B和输出F的波形如下图,则F(A,B)的表达式是()
A.A
B.B
C.C
D.D
您可能感兴趣的试卷
你可能感兴趣的试题
A.没有输入变量
B.当时的输出只和当时电路的状态有关,和当时的输入无关
C.没有输出变量
D.当时的输出只和当时的输入有关,和当时的电路状态无关
A.n个
B.2n个
C.2n-1个
A.10
B.102
C.210
D.104
A.1个
B.2个
C.4个
D.6个
A.与门阵列和或门阵列
B.一个计数器
C.一个或阵列
D.一个寄存器
TTL与非门的多余脚悬空等效于()
A.A
B.B
C.C
D.D
A.3个
B.4个
C.6个
D.10个
A.接入滤波电路
B.利用触发器
C.加入选通脉冲
D.修改逻辑设计
A.CP=1
B.CP上升沿
C.CP下降沿
D.分两次处理
A.真值表和逻辑表达式
B.卡诺图和逻辑图
C.波形图和状态图
最新试题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
电路结构如图所示,该电路是()。
输出端不能直接线与的门电路有()。
与模拟电路相比,数字系统的优越性主要体现在()。
使用74HC138实现逻辑函数正确的是()。
逻辑函之间满足()关系。
如图所示,则F=()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。