‎BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。

‍利用开关代数的公理或定理，判断与（x+y’）’等价的逻辑关系为（）。

‏下图逻辑单元实现的功能为（）。

‌如图所示电路论述正确的是（）。

如图，此电路的输入端I0_L是低电平有效，输出A2A1A0是高电平有效，AVALID有效表示的是（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

与模拟电路相比，数字系统的优越性主要体现在（）。

若n个变量的同或运算和异或运算结果相同，则n为奇数（）

对于D触发器，如果时钟频率为10MHz，输出信号Q的频率可能是（）MHz。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。