问答题
分析如图所示的逻辑电路,要求:
(1)指出在哪些输入取值下,输出F的值为1。
(2)改用异或门实现该电路的逻辑功能。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
输出端不能直接线与的门电路有()。
题型:单项选择题
十进制数22.37对应的二进制数是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
下图逻辑单元实现的功能为()。
题型:单项选择题
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
题型:单项选择题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
数字设计的层次主要有()。
题型:多项选择题
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
题型:单项选择题
如图所示,则F=()。
题型:多项选择题