试用VHDL设计一个半加器，要求采用布尔方程描述方法。

问答题试用VHDL设计一个半加器，要求采用布尔方程描述方法。

VHDL描述的半加器

1.问答题 已知输入信号A和B的波形如图（a）所示，试画出图（b）、（ c）中两个触发器Q端的输出波形，设触发器初态为

根据给定输入波形和电路图，可画出两个触发器Q端的输出波形Q_D、Q_T如图所示。

2.问答题在A、B、C三个输入信号中，A的优先权最高，B次之，C最低，它们的输出分别用Y_A、Y_B、Y_C表示，要求同一时间内只有一个信号输出。如有两个或三个信号同时输入时，则只有优先权最高的信号输出，使用门电路设计一个能实现此要求的逻辑电路。

（1）根据题意可列出真值表。

3.问答题 在图（a）所示的D触发器电路中，若输入端D的波形如图（b）所示，试画出输出端Q的波形（设触发器初态为0）

4.问答题用与非门组成的基本R-S触发器和用或非门组成的基本R-S触发器在逻辑功能上有什么区别？

5.问答题 试用一片四选一数据选择器及门电路实现下列逻辑函数，分别用代数法和降维图法实现，画出逻辑电路图。

6.多项选择题出现下列五种逻辑门中哪几种的输出可以并联使用。（）

A.TTL集电极开路门；
B.普通具有推拉式输出的TTL与非门；
C.TTL三态输出门；
D.普通CMOS门；
E.CMOS三态输出门。

7.问答题 试画出实现如下功能的CMOS电路图。

8.问答题 图（a）所示为三态门组成的总线换向开关电路，其中，A 、B为信号输入端，分别送两个频率不同的信号；EN为换向控制端，控制电平波形如图（b）所示。试画出Y₁、Y₂的波形。

9.问答题 试用一片八选一数据选择器及门电路实现下列逻辑函数，分别用代数法和降维图法实现，画出逻辑电路图。

（1）用代数法

（2）用降维图法

10.问答题 用列表法化简逻辑函数