已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。

如图电路实现的逻辑函数是（）。

‏十进制数22.37对应的二进制数是（）。

‎BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。

电路结构如图所示，该电路是（）。

为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。

如图，是151的电路设计，其中输入端的使用了6个反相器，而实现逻辑功能应该可以省掉三个，为什么这么设计（）。

若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

输出端不能直接线与的门电路有（）。

‎两个二进制数的补码相加，有溢出的是（）。