若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。

‍若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。

要使CMOS门输入高电平，不能使用的方法为（）。

电路结构如图所示，该电路是（）。

要使JK触发器在时钟脉冲作用下，实现输出，则输入信号应为（）。

使用74HC138实现逻辑函数正确的是（）。

‌当共阴极7段数码管显示2的时候，输出应该为（）。

已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。

为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。

已知函数F（A，B，C，D）=（AB’）’+（C’D+B’C）’，则其最简表达式为（）。