A.输入电阻增大
B.输出量增大
C.净输入量增大
D.净输入量减小
您可能感兴趣的试卷
你可能感兴趣的试题
A.输入电阻减小
B.输出电阻减小
C.输出电阻增大
D.输入电阻增大
A.只存在于阻容耦合电路中的负反馈
B.变压器耦合电路中的负反馈
C.交流通路中的负反馈
D.放大正弦信号时才有的负反馈
A.放大差模抑制共模
B.输入电阻高
C.输出电阻低
最新试题
某次电路实验中,一同学按如下电路图连接电路,完成实验。其中D0,D1端为输入端,S0与S1为输出端。在实验过程中,该同学观测到输出端S0,S1端输出电平分别为逻辑高电平,逻辑低电平。请问此刻电路输入端D0,D1电平可能分别为()。
数字频率计设计中的测频计数模块共有多少个状态?()
已知某N沟道增强型MOS场效应管的。下表给出了四种状态下和的值,那么各状态下器件的工作状态为()。
若某放大器的输入信号为电压信号,输出信号为电流信号,则以下描述正确的有()。
CG放大器因其输入电阻过小,因此没什么用处。
在下图中如果输入输出均有电容耦合,则将RG的阻值由10MΩ替换为1MΩ时,栅极直流电压将会(),漏极直流电流将会(),输入电阻将会()。
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
verilog语法中,间隔符号主要包括()。
一块通用面包板,公共条是三•四•三分段连通型,那么这块板上最多有()个插孔在内部是连通在一起的。
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()