问答题
有一时序逻辑的原始状态图如题图所示,请将这一原始状态图转换成原始状态表,用隐含表进行化简,并列出简化状态表。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
如下图所示的原始状态表,其中的等效对有()。
题型:多项选择题
用5G555构成的施密特触发器具有()个稳态。
题型:单项选择题
现场可编程门阵列FPGA的设计流程中,下列属于规划设计阶段的工作有()。
题型:多项选择题
为了实现计数功能,集成寄存器74194的控制端S0S1可以是()。
题型:多项选择题
一个n位的D/A换器的分辨率为()。
题型:单项选择题
已知描述某同步时序电路的状态图如下图所示,假定输入序列为x=01011011,初始状态为A,则电路的状态序列为(),输出响应序列为()。
题型:单项选择题
已知某异步时序电路的流程表如下表所示,其中x1和x2为电路输入端。分析流程表,电路中有()条反馈回路,当()时会发生临界竞争。
题型:单项选择题
如下图所示时序电路,该电路是一个()型电路,其功能是()。
题型:单项选择题
电平异步时序逻辑电路工作的基本条件有()。
题型:多项选择题
已知脉冲异步时序逻辑电路如下图所示,其功能是()。
题型:单项选择题