问答题

如图所示的电路,已知:RS=100,R=1K,RL=2K,Rf=19K,试求:
(1)在电路图上标出瞬时极性,并指出何种类型的交流反馈?
(2)负反馈对放大电路性能起什么作用?
(3)电路的反馈系数多大?
(4)在深度负反馈条件下,该电路的电压放大倍数是多少?


您可能感兴趣的试卷

你可能感兴趣的试题

最新试题

‌MOSFET源极漏极间的长度L越大,沟道长度调制效应越明显。​‌​

题型:判断题

已知某N沟道增强型MOS场效应管的。下表给出了四种状态下和的值,那么各状态下器件的工作状态为()。

题型:多项选择题

MOSFET做放大器,要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。‌‌‌

题型:判断题

用作电压放大器时,CS放大器不合适的参数为()。‌

题型:单项选择题

‌电路如图所示,如果电容C2开路,则MOSFET的漏极直流电压将会(),漏极交流电压将会(),增益将会()。

题型:单项选择题

现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。

题型:单项选择题

‍verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。

题型:单项选择题

在对数字钟计时、校时模块进行仿真时,设秒信号的周期为10ns,若要观察24时制计数是否正确,那么在复位信号无效,计时使能信号有效的情况下,仿真需运行多长时间?()

题型:单项选择题

‍已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()

题型:单项选择题

‎CS、CG和CD三种组态中,最适合做电压放大器的还是CS放大器。

题型:判断题