填空题全加器是一种实现()功能的逻辑电路。
您可能感兴趣的试卷
最新试题
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
题型:单项选择题
两个二进制数的补码相加,有溢出的是()。
题型:多项选择题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
题型:单项选择题
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
题型:单项选择题
要使CMOS门输入高电平,不能使用的方法为()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
题型:单项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题
与模拟电路相比,数字系统的优越性主要体现在()。
题型:多项选择题
如图电路,描述正确的是()。
题型:单项选择题