电路如图所示,Rb1=Rb2=5kΩ,Rc1=Rc2=30kΩ,Re=20kΩ,T1和T2的性能一致,+Vcc=+15V,-Vcc=-15V;rbc1=rbc2=4kΩ,β1=β2=50;UBEQ=0.7V。试求:
1)求静态工作点即IBQ,ICQ,UCQ。
2)求Aud,Rid,Rod;
3)电路改成从T2的集电极与地之间输出时Aud。
您可能感兴趣的试卷
你可能感兴趣的试题
下图所示是一集成运放偏置电路的示意图,已知 UCC=-6V,R5=85Ω,R4=68Ω,R3=1.7KΩ,设三极管的β足够大,UBE=0.6V,试问T1、T2的静态电流IC1,IC2为多大?
下图是集成运放BG303偏置电路的示意图,已知±UCC=±15V,外接偏置电阻R=1MΩ,设三极管的β值均足够大,UBEQ=0.7V,试估算基准电流IREF以及输入级放大管的电流IC1和IC2。
A.虚地与反相
B.虚短与虚地
C.虚短与虚断
D.断路与短路
最新试题
可以通过新增以下哪些类型文件添加ChipScope调试IP核?()
现在定义了一个1位的加法器addbit(ci,a,b,co,sum),模块的结果用表达式表示为{co,sub}=a+b+ci,其中a,b为两个加数,ci为来自低位的进位,sum为和,co为向高位的进位,如果以此1位加法器构建四位加法器,同时定义顶层模块中的端口信号和中间变量的定义:下面通过层次调用的方式进行逻辑实现中的表达式正确的是()。
CS放大器中引入源极电阻RS,其作用有()。
电路如图所示,如果电容C2开路,则MOSFET的漏极直流电压将会(),漏极交流电压将会(),增益将会()。
6位7段数码管动态显示模块如图,要求人眼看到所有数码管同时显示各自对应的数字,控制数码管位选信号的动态扫描时钟信号频率约为多少?()
verilogHDL的基本结构中通常需要进行模块范围的定义,VerilogHDL的模块范围的定义的开始和结束方式是()。
CG放大器具有较()的输入电阻和较()的输出电阻。
已知某N沟道增强型MOS场效应管的。下表给出了四种状态下和的值,那么各状态下器件的工作状态为()。
某次电路实验中,一同学按如下电路图连接电路,完成实验。其中D0,D1端为输入端,S0与S1为输出端。在实验过程中,该同学观测到输出端S0,S1端输出电平分别为逻辑高电平,逻辑低电平。请问此刻电路输入端D0,D1电平可能分别为()。
5.1K±5%欧姆的五环电阻的色环序列为()。