判断题8421码1001比0001大。
您可能感兴趣的试卷
你可能感兴趣的试题
1.判断题方波的占空比为0.5。
2.单项选择题用二进制异步计数器从0做加法，计到十进制数178，则最少需要（）个触发器。
A.2
B.6
C.7
D.8
E.10
3.单项选择题8位移位寄存器，串行输入时经（）个脉冲后，8位数码全部移入寄存器中。
A.1
B.2
C.4
D.8
4.单项选择题欲设计0，1，2，3，4，5，6，7这几个数的计数器，如果设计合理，采用同步二进制计数器，最少应使用（）级触发器。
A.2
B.3
C.4
D.8
5.单项选择题一位8421BCD码计数器至少需要（）个触发器。
A.3
B.4
C.5
D.10
6.单项选择题同步时序电路和异步时序电路比较，其差异在于后者（）
A.没有触发器
B.没有统一的时钟脉冲控制
C.没有稳定状态
D.输出只与内部状态有关
7.单项选择题下列逻辑电路中为时序逻辑电路的是（）
A.变量译码器
B.加法器
C.数码寄存器
D.数据选择器
8.单项选择题把一个五进制计数器与一个四进制计数器串联可得到（）进制计数器。
A.4
B.5
C.9
D.20
9.单项选择题边沿式D触发器是一种（）稳态电路。
A.无
B.单
C.双
D.多
10.单项选择题为实现将JK触发器转换为D触发器，应使（）
A.
B.
C.
D.
最新试题
要使JK触发器在时钟脉冲作用下，实现输出，则输入信号应为（）。
题型：单项选择题
十进制数22.37对应的二进制数是（）。
题型：单项选择题
电路结构如图所示，该电路是（）。
题型：单项选择题
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。
题型：单项选择题
已知有二输入逻辑门，只有当输X和Y都为1时，输出F才为1，则X，Y与F的逻辑关系为（）。
题型：单项选择题
如图所示，则F=（）。
题型：多项选择题
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
题型：单项选择题
使用74HC138实现逻辑函数正确的是（）。
题型：单项选择题
约束项在函数化简时可以当作1，是因为在实际电路中，这种输入组合根本不可能会让其发生。
题型：判断题
两个二进制数的补码相加，有溢出的是（）。
题型：多项选择题