问答题
如下图所示,边沿JK触发器电路中,在一系列CP作用下,设各触发器的初态假设为Q=0,试画出各输出端Q1、Q2和Q3的电压波形。
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
CC4000系列的CMOS门电路不能直接接()系列的门电路。
题型:单项选择题
电路结构如图所示,该电路是()。
题型:单项选择题
十进制数22.37对应的二进制数是()。
题型:单项选择题
关于集成块的输出单元,下列说法中正确的是()。
题型:多项选择题
如图所示电路论述正确的是()。
题型:多项选择题
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
题型:单项选择题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
题型:单项选择题
使用74HC138实现逻辑函数正确的是()。
题型:单项选择题
要使TTL与非门变成反相器,多余的输入端不能采用的方法为()。
题型:单项选择题
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。
题型:判断题