A.101101101
B.010101010101
C.100010001000
D.010101011000
您可能感兴趣的试卷
你可能感兴趣的试题
A.与非门
B.或非门
C.或门
D.与或非门
n个变量构成的最小项mi和最大项Mi之间，满足关系（）
A.A
B.B
C.C
D.D
A.1个
B.8个
C.10个
D.16个
或非门构成的基本RS触发器，输入端SR的约束条件是（）
A.A
B.B
C.C
D.D
A.3
B.6
C.8
D.1
A.5
B.6
C.10
D.53
则F=（）
A.A
B.B
C.C
D.D
下列等式不成立的是（）
A.A
B.B
C.C
D.D
=（）
A.A
B.B
C.C
D.D
A.任何时候最多只能有一个电路处于三态，其余应处于工作态。
B.任何时候最多只能有一个电路处于工作态，其余应处于三态。
C.任何时候至少要有两个或三个以上电路处于工作态。
D.以上说法都不正确。
最新试题
已知函数F（A，B，C，D）=（AB’）’+（C’D+B’C）’，则其最简表达式为（）。
如图电路实现的逻辑函数是（）。
BCD码译码器如果不允许输入大于9的数值的时候，当输入10时，输出为（）。
要使CMOS门输入高电平，不能使用的方法为（）。
当共阴极7段数码管显示2的时候，输出应该为（）。
与模拟电路相比，数字系统的优越性主要体现在（）。
为实现将D触发器转换为T触发器，下图所示电路的虚框内应是（）。
十进制数22.37对应的二进制数是（）。
若集成块内部为驱动单元提供的驱动能力为1X，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）相当于（）个内部标准门级联的延迟时间。
若集成块内部为驱动单元提供的驱动能力为1X，最小反相器（1X）延迟时间为2，对于下图所示的输出缓冲设计（图中反相器上面标注了相应的驱动能力），该输出单元的延迟时间（从a到y）最接近于（）。