对于T触发器,若原态Qn=0,欲使新态Qn+1=1,应使输入T=()
A.A
B.B
C.C
D.D
您可能感兴趣的试卷
你可能感兴趣的试题
A.CT74S肖特基系列
B.CT74LS低功耗肖特基系列
C.CT74L低功耗系列
D.CT74H高速系列
A.微功耗
B.高速度
C.高抗干扰能力
D.电源范围宽
A.降低饱和深度
B.增加饱和深度
C.采用有源泄放回路
D.采用抗饱和三极管
要使TTL与非门工作在转折区,可使输入端对地外接电阻RI()
A.A
B.B
C.C
D.D
TTL电路在正逻辑系统中,以下各种输入中()相当于输入逻辑“1”。
A.A
B.B
C.C
D.D
A.与非门
B.三态输出门
C.集电极开路门
D.漏极开路门
A.全部输入是0
B.全部输入是1
C.任一输入为0,其他输入为1
D.任一输入为1
A.全部输入是0
B.任一输入是0
C.仅一输入是0
D.全部输入是1
逻辑函数=()
A.A
B.B
C.C
D.D
在同步方式下,JK触发器的现态则应使()
A.A
B.B
C.C
D.D
最新试题
使用74HC138实现逻辑函数正确的是()。
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
CC4000系列的CMOS门电路不能直接接()系列的门电路。
构成数字电路最基本的器件主要有()。
与模拟电路相比,数字系统的优越性主要体现在()。
关于集成块的输出单元,下列说法中正确的是()。
如图,此电路的输入端I0_L是低电平有效,输出A2A1A0是高电平有效,AVALID有效表示的是()。
输出端不能直接线与的门电路有()。
电路结构如图所示,该电路是()。
两个二进制数的补码相加,有溢出的是()。