A.3
B.4
C.5
D.8
您可能感兴趣的试卷
你可能感兴趣的试题
A.5
B.10
C.32
D.31
图中所示电路,若X(t)=1,Q(t)=0,触发器的新态和输出是()。
A.Q(t+1)=0,Z(t)=0
B.Q(t+1)=0,Z(t)=1
C.Q(t+1)=1,Z(t)=0
D.Q(t+1)=1,Z(t)=1
A.11010100
B.00101011
C.10100110
D.01010011
A.00010010
B.10010010
C.10010001
D.11101110
A.1V
B.2V
C.3V
D.4V
A.A’+AB+B’D
B.(A’+B)(B’+C ’)
C.C+B+B’C
D.(A’+B’)(A’+C)
A.异或门
B.或门
C.或非门
D.与门
A.触发器延迟时间+下一状态逻辑(组合电路)的延迟时间
B.下一状态逻辑(组合电路)的延迟时间+触发器的保持时间
C.下一状态逻辑(组合电路)的延迟时间+触发器的建立时间
D.触发器延迟时间+下一状态逻辑(组合电路)的延迟时间+触发器的建立时间
下图中哪个状态是没有二义性的?()
A.A
B.B
C.C
D.D
A.互斥性
B.多样性
C.完备性
D.同步性
最新试题
如图,是151的电路设计,其中输入端的使用了6个反相器,而实现逻辑功能应该可以省掉三个,为什么这么设计()。
十进制数22.37对应的二进制数是()。
使用74HC138实现逻辑函数正确的是()。
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。
数字设计的层次主要有()。
如图所示,则F=()。
对于D触发器,如果时钟频率为10MHz,输出信号Q的频率可能是()MHz。
要使CMOS门输入高电平,不能使用的方法为()。
约束项在函数化简时可以当作1,是因为在实际电路中,这种输入组合根本不可能会让其发生。