问答题
放大电路如图(a)所示,正常工作时静态工作点为Q。
(1)如工作点变为图(b)中的Q’和Q’’,试分析是由电路中哪一元件参数改变而引起的?
(2)如工作点变为图(c)中的Q’和Q’’,又是电路中哪一元件参数改变而引起的?
您可能感兴趣的试卷
你可能感兴趣的试题
最新试题
verilog语法中,间隔符号主要包括()。
题型:多项选择题
5.1K±5%欧姆的五环电阻的色环序列为()。
题型:单项选择题
在使用verilog描述一个二选一的数据选择器时,使用一条语句来进行描述assign out1=(sel &b)∣(~sel &a),这条语句对应的是()。
题型:单项选择题
I=0.5mA,Vt=1.5V,k′n(W/L)=1mA/V2,VA足够大。输入输出信号均通过电容耦合进行传输(注意图中未画出电容),要实现增益为15倍的放大电路,则RD=()kΩ。
题型:单项选择题
CG放大器因其输入电阻过小,因此没什么用处。
题型:判断题
MOSFET做放大器,要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。
题型:判断题
在verilogHDL的数字表达方式用,和十进制数127表示的数字相同的表达方式有()。
题型:多项选择题
已知Nexys4开发板外部时钟信号频率为100MHz,数字钟用来产生秒信号的时钟信号频率为1Hz,若采用计数器对100MHz的外部时钟分频得到1Hz的秒信号,请问该计数器至少需要多少位?()
题型:单项选择题
CS、CG和CD三种组态中,最适合做电压放大器的还是CS放大器。
题型:判断题
数字频率计设计中的测频计数模块共有多少个状态?()
题型:单项选择题