现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。

‏TTL或非门组成的逻辑电路如图所示，当输入为以下哪种状态时会出现冒险现象？（）

一块通用面包板，公共条是三•四•三分段连通型，那么这块板上最多有（）个插孔在内部是连通在一起的。

在对数字钟计时、校时模块进行仿真时，设秒信号的周期为10ns，若要观察24时制计数是否正确，那么在复位信号无效，计时使能信号有效的情况下，仿真需运行多长时间？（）

当VGS=0时，能够导通的MOS管为（）

CG放大器因其输入电阻过小，因此没什么用处。

‍若某放大器的输入信号为电压信号，输出信号为电流信号，则以下描述正确的有（）。‌

‍verilogHDL的基本结构中通常需要进行模块范围的定义，VerilogHDL的模块范围的定义的开始和结束方式是（）。

‎数字频率计采用4个数字的BCD码计数器，若采样时间0.01s，那么它能够测量的最大频率是多少？（）

‌电路如图所示，如果电容C2开路，则MOSFET的漏极直流电压将会（），漏极交流电压将会（），增益将会（）。