‌5.1K±5%欧姆的五环电阻的色环序列为（）。

现在定义了一个1位的加法器addbit（ci，a，b，co，sum），模块的结果用表达式表示为{co，sub}=a+b+ci，其中a，b为两个加数，ci为来自低位的进位，sum为和，co为向高位的进位，如果以此1位加法器构建四位加法器，同时定义顶层模块中的端口信号和中间变量的定义：下面通过层次调用的方式进行逻辑实现中的表达式正确的是（）。

‎某次电路实验中，一同学按如下电路图连接电路，完成实验。其中D0，D1端为输入端，S0与S1为输出端。在实验过程中，该同学观测到输出端S0，S1端输出电平分别为逻辑高电平，逻辑低电平。请问此刻电路输入端D0，D1电平可能分别为（）。

‍在verilogHDL的数字表达方式用，和十进制数127表示的数字相同的表达方式有（）。

‎6位7段数码管动态显示模块如图，要求人眼看到所有数码管同时显示各自对应的数字，控制数码管位选信号的动态扫描时钟信号频率约为多少？（）

I=0.5mA，Vt=1.5V，k′n（W/L）=1mA/V2，VA足够大。输入输出信号均通过电容耦合进行传输（注意图中未画出电容），要实现增益为15倍的放大电路，则RD=（）kΩ。‎

‌10进制计数器模块在数字钟系统中可作为以下哪些模块的子模块？（）

‏TTL或非门组成的逻辑电路如图所示，当输入为以下哪种状态时会出现冒险现象？（）

当VGS=0时，能够导通的MOS管为（）

MOSFET做放大器，要想正常工作只需用电路提供合理的偏置使其工作在饱和区即可。‌‌‌