A.a.gdf
B.a.vhd
C.a.wdf
D.a.sch
您可能感兴趣的试卷
你可能感兴趣的试题
A.功能仿真
B.时序仿真
C.定时仿真
D.PCB板仿真
A.逻辑阵列快
B.宏单元
C.快速通道互连
D.I/O控制块
A.嵌入式阵列快
B.逻辑阵列快
C.可编程连线阵列
D.I/O单元
A.CPLD
B.EPLD
C.GAL
D.FPGA
A.ROM
B.PLA
C.GAL
D.CPLD
A.VHDL和Verilog HDL
B.VHDL和AHDL
C.AHDL和Verilog HDL
D.Verilog HDL和MHDL
A.电路板设计自动化
B.电子设计自动化
C.电子设计计算机化
D.电路设计计算机化
最新试题
若集成块内部为驱动单元提供的驱动能力为1X,最小反相器(1X)延迟时间为2,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)最接近于()。
利用开关代数的公理或定理,判断与(x+y’)’等价的逻辑关系为()。
如图所示,则F=()。
已知函数F(A,B,C,D)=(AB’)’+(C’D+B’C)’,则其最简表达式为()。
已知有二输入逻辑门,只有当输X和Y都为1时,输出F才为1,则X,Y与F的逻辑关系为()。
两个二进制数的补码相加,有溢出的是()。
关于集成块的输出单元,下列说法中正确的是()。
二进制加法运算包含的输入、输出变量有()。
若集成块内部为驱动单元提供的驱动能力为1X,对于下图所示的输出缓冲设计(图中反相器上面标注了相应的驱动能力),该输出单元的延迟时间(从a到y)相当于()个内部标准门级联的延迟时间。
要使JK触发器在时钟脉冲作用下,实现输出,则输入信号应为()。